以下为《计算机测评内容》的无排版文字预览,完整格式请下载
下载前请仔细阅读文字预览以及下方图片预览。图片预览是什么样的,下载的文档就是什么样的。
中央处理单元CPU
中央处理单元组成:运算器、控制器、寄存器组和内部总线组成。
中央处理单元功能:实现程序控制、操作控制、时间控制、数据处理功能。
运算器组成:由算术逻辑单元ALU(实现对数据的算术和逻辑运算)、累加寄存器AC(运算结果或源操作数的存放区)、数据缓冲寄存器DR(暂时存放内存的指令或数据)、和状态条件寄存器PSW(保存指令运行结果的条件码内容,如溢出标志等)组成。
运算器功能:执行所有的算术运算,如加减乘除等;执行所有的逻辑运算并进行逻辑测试,如与、或、非、比较等。
控制器组成:由指令寄存器IR(暂存CPU执行指令)、程序计数器PC(存放指令执行地址)、地址寄存器AR(保存当前CPU所访问的内存地址)、指令译码器ID(分析指令操作码)等组成。
控制器功能:控制整个CPU的工作,最为重要,包括程序控制、时序控制等。
浮点数表示
浮点数:N=F*2E, E为阶码,F称尾数,阶码为带符号的纯整数,尾数为带符号的纯小数,要注意符号占最高位(正数0负数1)
表示格式:
阶符
阶码
数符
尾数
浮点数所能表示的数值范围由阶码确定,所表示的数值精度由尾数确定。
尾数的表示采用规格化方法,也即带符号尾数的补码必须为1.0xxxx(负数)或者0.1xxx(负数),其中x可为0或1.
算术运算和逻辑运算
逻辑与&:0和1相与,只要有一个为0结果就为0 ,两个都为1 才为1.
0
1
0
0
0
1
0
1
逻辑或|:0和1相或,只要有一个为1结果就为1,两个都为0才为0.
0
0
0
0
0
1
1
1
校验码
码距:就单个编码A:00而言,其码距为1,因为其只需要改变一位就变成另一个编码。在两个编码中,从A码到B码转换所需要改变的位数称为码距,如A:00要转换为B:11,码距为2。一般来说,码距越大,越利于纠错和检错。
海明校验码
海明码:设数据位是n位,校验位是k位,则n和k必须满足以下关系:2k-1>=n+k
计算机体系结构分类
Flynn分类法
体系结构类型
结构
关键特性
代表
单指令流单数据流SISD
控制部分:一个
处理器:一个
主存模块:一个
单处理器系统
单指令流多数据流SIMD
控制部分:一个
处理器:多个
主存模块:多个
各处理器以异步的形式执行同一条指令
并行处理机
阵列处理机
超级向量处理机
多指令流单数据流MISD
控制部分:多个
处理器:一个
主存模块:多个
被证明不可能,至少是不实际
目前没有,有文献称流水线计算机为此类
多指令流多数据流MIMD
控制部分:多个
处理器:多个
主存模块:多个
能够实现作业、任务、指令等各级全面并行
多处理机系统
多计算机
计算机指令
计算机指令组成:由操作码和操作数组成。
指令系统
CISC是复杂指令系统,兼容性强,指令繁多、长度可变,由微程序实现;
RISC是精简指令系统,指令少,使用频繁接近,主要依靠硬件实现(通用寄存器、硬布线逻辑控制)。
区别:
指令系统类型
指令
寻址方式
实现方式
其它
CISC(复杂)
数量多,使用频率差别大,可变长格式
支持多种
微程序控制技术
研制周期长
RISC(精简)
数量少,使用频率接近,定长格式,大部分为单周期指令,操作寄存器,只有Load/Store操作内存
支持方式少
增加了通用寄存器:
硬布线逻辑控制为主;
适合采用流线
优化编译,有效支持高级语言
指令 内容过长,仅展示头部和尾部部分文字预览,全文请查看图片预览。 )×(1-R2)×…×(1-Rn)
总线结构
从广义上讲,任何连接两个以上电子元器件的导线都可以称为总线,通常分为以下三类:
内部总线:内部芯片级别的总线,芯片与处理器之间的通信总线。
系统总线:是板级总线,用于计算机内各部分之间的连接,具体分为数据总线(并行数据传输位数)、地址总线(系统可管理的内存空间的大小)、控制总线(传送控制命令)。代表的有ISA总线、PCI总线。
外部总线:设备一级的总线,微机和外部设备的总线。代表的有RS232(串行总线)、SCSI(并行总线)、USB(通用串行总线,即插即用,支持热插拔)。
1B=8b B:字节b:位
K:1024 k:1000
[文章尾部最后300字内容到此结束,中间部分内容请查看底下的图片预览]请点击下方选择您需要的文档下载。
以上为《计算机测评内容》的无排版文字预览,完整格式请下载
下载前请仔细阅读上面文字预览以及下方图片预览。图片预览是什么样的,下载的文档就是什么样的。