以下为《实验5 简单时序电路的设计》的无排版文字预览，完整格式请下载

下载前请仔细阅读文字预览以及下方图片预览。图片预览是什么样的，下载的文档就是什么样的。

实验基本信息



实验课程

EDA技术



设课形式

非独立

课程学分

3



实验项目

实验4 基本时序电路的VHDL设计



项目类型

验证型

项目学时

2



实验室名称

EDA实验室



专业名称

电本、通信

年级

2020



实验4 简单时序电路的VHDL设计

4.1 实验目的

1. 进一步熟悉Quartus II软件的使用和VHDL输入设计、仿真、引脚锁定和编程下载方法。

2. 掌握基本时序电路DFF的设计方法。

4.2 实验条件（仪器与材料）

1．EDA开发软件Quartus II 一套 ； 2．微机　一台；3.EDA实验箱 一套。

4.3 实验内容说明

本实验内容是设计最基本的时序电路——边沿触发型D触发器DFF和电平触发型锁存器LTCH。

4.4 实验要求

1．基本要求：DFF设计

（1）用VHDL语言描述具有异步复位和时钟使能的边沿触发型D触发器DFF1（VHDL程序参看教材【例5-4】）和同步复位的DFF2（参看教材【例5-5】）并保存在自己的工程文件夹DFF中。

（2）对DFF1和DFF2设计分别创建工程Project，完成全程编译和时序仿真及硬件验证。硬件测试时，可以拨码开 内容过长，仅展示头部和尾部部分文字预览，全文请查看图片预览。 t create……..，单击：是------next----next---next---next----finish

7、编译:（用快捷按钮也行）

Processing---start-----compilation

8、新建波形文件：file---new—other files---vector waveform file

9、插入节点：右单击左面空白窗口----insert node or bus---node finder—list--->>---ok---ok

10、设置周期：

1）edit—end time—此时填时间可为：30us----ok

2）选中输入端口clk-----单击左面的时钟（或右单击clk端口---value--clock）---period—填1us

3）D和EN端口输入可以采取手动输入：在D波形区，用鼠标按住左键拖动一块，再单击左面的高电平脉冲：
；用同样的方法在D的波形区的其他地方进行手动赋值。

11、保存波形文件在WORK库

12、仿真：用快捷按钮或processing----start simulation

观察波形并记录和分析(下图为边沿触发I/O时序图)。

下图为电平触发I/O时序图

[文章尾部最后300字内容到此结束,中间部分内容请查看底下的图片预览]请点击下方选择您需要的文档下载。

1. 小学科学与语文教学活动设计
2. AI设计报告模板
3. 人机交互实验报告课代表理解的写法（仅供参考，可自行书写哟）
4. 实验7移位寄存器及其应用
5. 面向对象程序设计实验报告封面
6. 级信号与系统分析实验报告2(1)
7. 小学测量实验的设计与案例
8. 实验5触发器实验
9. 触发器作业内容
10. 信号与系统实验3 实验报告
11. 附件9 课程设计报告格式案例
12. 数据库原理 实验报告4
13. 附件2：产线集成实验报告格式范本（小组报告）

以上为《实验5 简单时序电路的设计》的无排版文字预览，完整格式请下载

下载前请仔细阅读上面文字预览以及下方图片预览。图片预览是什么样的，下载的文档就是什么样的。