数字电子技术实验
以下为《数字电子技术实验》的无排版文字预览，完整格式请下载
下载前请仔细阅读文字预览以及下方图片预览。图片预览是什么样的，下载的文档就是什么样的。
一
二
三
成绩
日期
签名
数字电子技术
实验报告
院 系： 电气院
专 业： 级 班
姓 名：
学 号：
实验一 组合逻辑电路的设计
（一）设计目的
1、学习数字芯片测试的方法；
2、掌握组合逻辑电路的分析和设计方法；
3、掌握组合逻辑电路的测试方法；
（二）基础知识与能力层次要求
1、课程涉及课程
数字电路
能力层次要求（四项中之一）
（1）电子电路基础应用能力（基础）（第一级）:√
（2）电类专业综合实践能力（综合）（第二级）:
（3）电类专业工程设计能力（设计）（第三级）:
（4）研究与创新设计能力（创新）（第四级）:
3、指导教师
向某某
（三）设计电路功能与要求
1、电路功能
设计一个产生报警控制信号的电路。
一火灾报警系统，设有烟感、温感和紫外光感三种类型的火灾探测器。为了防止误报警，只有当其中有两种或两种以上类型的探测器发出火灾检测信号时，报警系统产生报警控制信号。
2、设计要求
（1）芯片限用74LS20、4001、4011。
（2）用与非门实现；
（四）设计说明
1、提前做好电路的理论设计过程，必须按照组合逻辑电路的设计过程写。
2、本设计分二个子项目进行：芯片功能测试，与非门设计电路、译码器设计电路。
3、电路测试过程中必须填好测试表，现场测验。
4、报告分按照二个子项目的模块撰写，测试表手填，原理都可以打印。
（五）评分标准
实验报告40%，实验操作60%。
项目一 芯片逻辑功能测试
一、74LS20芯片功能测试
74LS20为双列直插式四输入双与非门，即在一块集成块内含有两个互相独立的与非门，每个与非门有四个输入端。其逻辑框图、符号及引脚排列如图1－1(a)、(b)、(c)所示。
(b)
（a） (c)
图1－1 74LS20逻辑框图、逻辑符号及引脚排列
1、与非门的逻辑功能
与非门的逻辑功能是：当输入端中有一个或一个以上是低电平时，输出端为高电平；只有当输入端全部为高电平时，输出端才是低电平（即有“0”得“1”，全“1”得“0”。）
其逻辑表达式为 Y＝
2、验证TTL集成与非门74LS20的逻辑功能
按图2－6接线，门的四个输入端接逻辑开关输出插口，以提供“0”与
“1”电平信号，开关向上，输出逻辑“1”，向下为逻辑“0”。门的输出端接由 LED发光二极管组成的逻辑电平显示器（又称0－1指示器）的显示插口，LED亮为逻辑“1”， 不亮为逻辑“0”。按表2－2的真值表逐个测试集成块中两个与非门的逻辑功能。74LS20有4个输入端，有16个最小项，在实际测试时，只要通过对输入1111、0111、1011、1101、1110五项进行检测就可判断其逻辑功能是否正常。
表2－2
输 入
输 出
An
Bn
Cn
Dn
Y1
Y2
1
1
1
1
0
1
1
1
1
0
1
1
1
1
0
1
1
1
1
0
二、CC4001、4011功能测试
2、验证CMOS各门电路的逻辑功能，判断其好坏。
验证与非门CC4011、或非门CC4001逻辑功能，其引脚见附录。
以CC4011为例：测试时，选好某一个14P插座，插入被测器件，其输入端A、B 接逻辑开关的输出插口，其输出端Y接至逻辑电平显示器输入插口，拨动逻辑电平开关，逐个测试各门的逻辑功能，并记入表2－1中。
输 入
输 出
A
B
Y1
Y2
Y3
Y4
0
0
0
1
1
0
1
1
表2－1
图2－1 与非门逻辑功能测试
/
项目二 用与非门实现组合逻辑电路
一、组合逻辑电路的设计过程
用与非门设计一个产生报警控制信号的电路。
一火灾报警系统，设有烟感、温感和紫外光感三种类型的火灾探测器。为了防止误报警，只有当其中有两种或两种以上类型的探测器发出火灾检测信号时，报警系统产生报警控制信号。
1、 列真值表
2、写逻辑表达式
3、化简并转换为最简某某
4、逻辑电路图
二、连接电路图
贴照片
三、测试结果
（画表格）
实验二 译码器及其应用
一、实验目的
1、掌握中规模集成译码器的逻辑功能和使用方法
2、熟悉数码管的使用
二、实验原理
译码器是一个多输入、多输出的组合逻辑电路。它的作用是把给定的代码进行“翻译”，变成相应的状态，使输出通道中相应的一路有信号输出。译码器在数字系统中有广泛的用途，不仅用于代码的转换、终端的数字显示，还用于数据分配，存贮器寻址和组合控制信号等。不同的功能可选用不同种类的译码器。
译码器可分为通用译码器和显示译码器两大类。前者又分为变量译码器和代码变换译码器。
1、变量译码器（又称二进制译码器），用以表示输入变量的状态，如2线－4线、3线－8线和4线－16线译码器。若有n个输入变量，则有2n个不同的组合状态，就有2n 个输出端供其使用。而每一个输出所代表的函数对应于n个输入变量的最小项。
以3线－8线译码器74LS138为例进行分析，图2－1(a)、(b)分别为其
逻辑图及引脚排列。
(a) (b)
图2－1 3－8线译码器74LS138逻辑图及引脚排列
其中 A2 、A1 、A0 为地址输入端，～为译码输出端，S1、、为使能端。
当S1＝1，＋＝0时，器件使能，地址码所指定的输出端有信号（为0）输出，其它所有输出端均无信号（全为1）输出。当S1＝0，＋ ＝X时，或 S1＝X，＋＝1时，译码器被禁止，所有输出同时为1。
二进制译码器能方便地实现逻辑函数，如图2－2所示，实现的逻辑函数是
Z＝＋ABC
/
图2－2 实现逻辑函数
2、数码显示译码器
a、七段发光二极管(LED)数码管
LED数码管是目前最常用的数字显示器，图2－3(a)、(b)为共阴管和共阳管的电路，(c)为两种不同出线形式的引出脚功能图。
一个LED数码管可用来显示一位0～9十进制数和一个小数点。小型数码管（0.5寸和0.36寸）每段发光二极管的正向压降，随显示光（通常为红、绿、黄、橙色）的颜色不同略有差别，通常约为2～2.5V，每个发光二极管的点亮电流在5～10mA。LED数码管要显示BCD码所表示的十进制数字就需要有一个专门的译码器，该译码器不但要完成译码功能，还要有相当的驱动能力。
共阴连接（“1”电平驱动） (b) 共阳连接（“0”电平驱动）
(c) 符号及引脚功能
图2－3 LED数码管
b、BCD码七段译码驱动器
此类译码器型号有74LS47（共阳），74LS48（共阴），CC4511（共阴）等，本实验系采用CC4511 BCD码锁存／七段译码／驱动器。驱动共阴极LED数码管。
图2－4为CC4511引脚排列
其中 图2－4 CC4511引脚排列
A、B、C、D — BCD码输入端
a、b、c、d、e、f、g — 译码输出端，输出“1”有效，用来驱动共阴极LED数码管。
— 测试输入端，＝“0”时，译码输出全为“1”
— 消隐输入端，＝“0”时，译码输出全为“0”
LE — 锁定端，LE＝“1”时译码器处于锁定（保持）状态，译码输出保持在LE＝0时的数值，LE＝0为正常译码。
表2－2为CC4511功能表。CC4511内接有上拉电阻，故只需在输出端与
数码管笔段之间串入限流电阻即可工作。译码器还有拒伪码功能，当输入码超过1001时，输出全为“0”，数码管熄灭。
表2－2
输 入
输 出
LE
D
C
B
A
a
b
c
d
e
f
g
显示字形
×
×
0
×
×
×
×
1
1
1
1
1
1
1
×
0
1
×
×
×
×
0
0
0
0
0
0
0
消隐
0
1
1
0
0
0
0
1
1
1
1
1
1
0
0
1
1
0
0
0
1
0
1
1
0
0
0
0
0
1
1
0
0
1
0
1
1
0
1
1
0
1
0
1
1
0
0
1
1
1
1
1
1
0
0
1
0
1
1
0
1
0
0
0
1
1
0
0
1
1
0
1
1
0
1
0
1
1
0
1
1
0
1
1
0
1
1
0
1
1
0
0
0
1
1
1
1
1
0
1
1
0
1
1
1
1
1
1
0
0
0
0
0
1
1
1
0
0
0
1
1
1
1
1
1
1
0
1
1
1
0
0
1
1
1
1
0
0
1
1
0
1
1
1
0
1
0
0
0
0
0
0
0
0
消隐
0
1
1
1
0
1
1
0
0
0
0
0
0
0
消隐
0
1
1
1
1
0
0
0
0
0
0
0
0
0
消隐
0
1
1
1
1
0
1
0
0
0
0
0
0
0
消隐
0
1
1
1
1
1
0
0
0
0
0
0
0
0
消隐
0
1
1
1
1
1
1
0
0
0
0
0
0
0
消隐
1
1
1
×
×
×
×
锁 存
锁存
在本数字电路实验装置上已完成了译码器CC4511和数码管BS202之间的连接。实验时，只要接通+5V电源和将十进制数的BCD码接至译码器的相应输入端A、B、C、D即可显示0～9的数字。四位数码管可接受四组BCD码输入。CC4511与LED数码管的连接如图2－5所示。
图2－5 CC4511驱动一位LED数码管
三、实验设备与器件
1、＋5V直流电源 2、双踪示波器
3、连续脉冲源 4、逻辑电平开关
5、逻辑电平显示器 6、拨码开关组
8、译码显示器
9、 74LS138×2 CC4511
四、实验内容
1、数据拨码开关的使用。
将实验装置上的四组拨码开关的输出Ai、Bi、Ci、Di分别接至4组显示译码／驱动器CC4511的对应输入口，LE、、接至三个逻辑开关的输出插口，接上+5V显示器的电源，然后按功能表2－2输入的要求揿动四个数码的增减键（“＋”与“－”键）和操作与LE、 、对应的三个逻辑开关，观测拨码盘上的四位某某LED数码管显示的对应数字是否一致，及译码显示是否正常。
2、74LS138译码器逻辑功能测试
将译码器使能端S1、、及地址端A2、A1、A0 分别接至逻辑电平开关输出口，八个输出端依次连接在逻辑电平显示器的八个输入口上，拨动逻辑电平开关，按表2－1逐项测试74LS138的逻辑功能。
表2－1
输 入
输 出
S1
+
A2
A1
A0
1
0
0
0
0
1
0
0
0
1
1
0
0
1
0
1
0
0
1
1
1
0
1
0
0
1
0
1
0
1
1
0
1
1
0
1
0
1
1
1
0
×
×
×
×
×
1
×
×
×
3、用1片74LS138和与非门实现图逻辑函数L=AB+AC+BC，并进行实验，记录测试结果。
（1）理论设计（给出最小项形式和电路图）
实际连线图（可贴照片）
测试结果（画表格）
A B C
L
实验三 计数器及其应用
一、实验目的
1、学习用集成触发器构成计数器的方法
2、掌握中规模集成计数器的使用及功能测试方法
3、运用集成计数计构成1/N分频器
二、实验原理
计数器是一个用以实现计数功能的时序部件，它不仅可用来计脉冲数，还常用作数字系统的定时、分频和执行数字运算以及其它特定的逻辑功能。
计数器种类很多。按构成计数器中的各触发器是否使用一个时钟脉冲源来分，有同步计数器和异步计数器。根据计数制的不同，分为二进制计数器，十进制计数器和任意进制计数器。根据计数的增减趋势，又分为加法、减法和可逆计数器。还有可预置数和可编程序功能计数器等等。目前，无论是TTL还是CMOS集成电路，都有品种较齐全的中规模集成计数器。使用者只要借助于器件手册提供的功能表和工作波形图以及引出端的排列，就能正确地运用这些器件。
1、中规模十进制计数器
CC40192是同步十进制可逆计数器，具有双时钟输入，并具有清除和置数等功能，其引脚排列及逻辑符号如图3－1所示。
图3－1 CC40192引脚排列及逻辑符号
图中 —置数端 CPU—加计数端 CPD —减计数端
—非同步进位输出端 —非同步借位输出端
D0、D1、D2、D3 —计数器输入端
Q0、Q1、Q2、Q3 —数据输出端 CR—清除端
CC40192（同74LS192，二者可互换使用）的功能如表3－1，说明如下：
表3－1
输 入
输 出
CR
CPU
CPD
D3
D2
D1
D0
Q3
Q2
Q1
Q0
1
×
×
×
×
×
×
×
0
0
0
0
0
0
×
×
d
c
b
a
d
c
b
a
0
1
↑
1
×
×
×
×
加 计 数
0
1
1
↑
×
×
×
×
减 计 数
当清除端CR为高电平“1”时，计数器直接清零；CR置低电平则执行其它功能。
当CR为低电平，置数端也为低电平时，数据直接从置数端D0、D1、D2、D3 置入计数器。
当CR为低电平，为高电平时，执行计数功能。执行加计数时，减计数端CPD 接高电平，计数脉冲由CPU 输入；在计数脉冲上升沿进行 8421 码十进制加法计数。执行减计数时，加计数端CPU接高电平，计数脉冲由减计数端CPD 输入。
2、计数器的级联使用（选做）
一个十进制计数器只能表示0～9十个数，为了扩大计数器范围，常用多个十进制计数器级联使用。
同步计数器往往设有进位（或借位）输出端，故可选用其进位（或借位）输出信号驱动下一级计数器。
图3－2是由CC40192利用进位输出控制高一位的CPU端构成的加数级联图。
图3－2 CC40192级联电路
3、实现任意进制计数
(1) 用复位法获得任意进制计数器
假定已有N进制计数器，而需要得到一个M进制计数器时，只要M＜N，用复位法使计数器计数到M时某某“0”，即获得M进制计数器。如图3－3所示为一个由CC40192十进制计数器接成的6进制计数器。
/
图3－3 六进制计数器
（2）利用置数法构成任意进制的计数器
三、实验设备与器件
1、 ＋5V直流电源 2、 双踪示波器
3、 连续脉冲源 4、 单次脉冲源
5、 逻辑电平开关 6、 逻辑电平显示器
7、 译码显示器
8、CC40192×2（74LS192）
CC4011（74LS00）
CC4012（74LS20）
四、实验内容
1、测试CC40192或74LS192同步十进制可逆计数器的逻辑功能
计数脉冲由单次脉冲源提供，清除端CR、置数端、数据输入端D3 、D2、D1、D0 分别接逻辑开关，输出端 Q3、Q2、Q1、Q0接实验设备的一个译码显示输入相应插口A、B、C、D；和接逻辑电平显示插口。按表3－1逐项测试并判断该集成块的功能是否正常。
(1) 清除
令CR=1，其它输入为任某某，这时Q3Q2Q1Q0＝0000，译码数字显示为0。清除功能完成后，置 内容过长，仅展示头部和尾部部分文字预览，全文请查看图片预览。
Q1
0
Q0
0
8421码
0
2、按图3－3电路进行实验，记录状态表。
输入脉冲数
0
1
2
3
4
5
6
输出
Q3
0
Q2
0
Q1
0
Q0
0
利用置数法构成9进制计数器。
画出状态转换
（2）画出电路图
（3）记录状态表。
输入脉冲数
0
1
2
3
4
5
6
7
8
9
输出
Q3
0
Q2
0
Q1
0
Q0
0
8421码
0
[文章尾部最后500字内容到此结束,中间部分内容请查看底下的图片预览]
以上为《数字电子技术实验》的无排版文字预览，完整格式请下载
下载前请仔细阅读上面文字预览以及下方图片预览。图片预览是什么样的，下载的文档就是什么样的。
图片预览
