以下为《第八章CPU的结构和功能》的无排版文字预览,完整格式请下载
下载前请仔细阅读文字预览以及下方图片预览。图片预览是什么样的,下载的文档就是什么样的。
第八章 CPU的结构和功能
知识概念:
CPU的功能 ALU
CU
(2)CPU的结构:
包括
内部主要部件
ALU
完成算术运算和逻辑运算,存放操作数的寄存器和实现逻辑运算
寄存器
存放操作数
CU
执行指令,发出操作命令序列的控制部件
中断系统
处理异常情况和特殊请求
(3)指令周期
概念
描述
指令周期
CPU每取出并执行一条指令所需的全部时间称为指令周期
取指周期
取值阶段完成取指令和分析指令的操作
间址周期
取有效地址的操作
执行周期
执行阶段完成执行指令的操作
中断周期
保存程序地址的操作
指令流水
原理
描述
指令流水
类似于工厂的装配线,装配线利用了产品在不同的装配阶段,其装配过程不同这一特点,即每个装配段同时对不同产品进行加工,提高装配效率
采用六级流水,指令执行划分为六个阶段
取址阶段(FI)
从存储器取出一?条指令并暂时存人指令部件的缓冲区。
指令译码(DI)
确定操作性质和操作数地址的形成方式。
计算操作数地址(CO)
计算操作数的有效地址,涉及寄存器间接寻址间接寻址、变址手址、基址寻址相对寻址等各种地址计算方式。
取操作数(FO)
从存储器中取操作数(若操作数在寄存器中,则无须此阶段)。
执行指令(EI)
执行指令所需的操作,?并将结果存于目的位置(寄存器中)。
写操作数(WO)
将结果存人存储器。
影响流水线性能的因素
影响因素
原理描述
结构相关
结构相关是当指令在重叠执行过程中,不同指令争用同一功能部件产生资源冲突时产生的,故又有资源相关之称。
数据相关
数据相关是流水线中的各条指令因重叠操作,可能改变对操作数的读写动问顺序,从而导致了数据相关冲突。
控制相关
控制相关主要是由转移指令引起的。统计表明,转移指令约占总指 内容过长,仅展示头部和尾部部分文字预览,全文请查看图片预览。 型应用:
解释PC IR AC SP MAR MDR的含义与作用。
MAR:存储器地址寄存器;用于存放将被访问的存储单元的地址
MDR:存储器数据寄存器:用于存放预存入寄存器中存储器中的数据或最近从存储器中读出的数据
PC:程序计数器;存放现行的指令地址,通常具有计数功能
IR:指令寄存器;存放当前预执行的指令
SP:堆栈指针;始终表示栈顶地址
AC:通用寄存器;作用不详
中断周某某、后各是什么阶段?在中断周期CPU应该完成什么操作?
前:指令执行阶段。后:取指令阶段。CPU的操作:关中断,保存断点和转中断服务程序入口。
举例说明当遇到什么情况下,流水线受阻?
1:结构相关:当指令在重叠执行的过程中,硬件资源满足不了指令重叠执行的要求,发生资源冲突时将产生结构相关。解决方法:添加硬件资源,例如解决访存冲突就使用指令cache和数据cache分开的哈弗结构。:2:数据相关:当一条指令需要用到前面指令的执行结果,而这些指令均在流水线中重叠执行时,就可能引起数据相关。解决方法:数据重定向技术,或者称为旁路技术(forwarding)。3:控制相关:当流水线遇到分支指令和其他会改变PC值的指令时,会发生控制相关。解决方法:分支预测技术,投机执行,延迟分支。
课后题:
8.25:设某机有5个中断源L0、L1、L2、L3、L4,按中断响应的优先次序由高向低排序为L0→L1→L2→L3→L4,现要求中断处理次序改为L1→L4→L2→L0→L3, ,根据下面的格式,写出各中断源的屏蔽字。
中断源
屏蔽字
0
1
2
3
4
L0
1
0
0
1
1
L1
1
1
1
1
1
L2
1
0
1
1
0
L3
0
0
0
1
0
L4
1
0
1
1
1
表中:设屏蔽位=1,表示屏蔽;屏蔽位=0,表示中断开放。
8.26:设某机配有A、B、CXX设备,其优先顺序按A→B→C降序排列,为改变中断处理次序,它们的中断屏蔽字设置如下:
解:A、B、C设备的响应优先级为A最高、B次之、C最低,处理优先级为A最高、C次之、B最低。
[文章尾部最后300字内容到此结束,中间部分内容请查看底下的图片预览]请点击下方选择您需要的文档下载。
以上为《第八章CPU的结构和功能》的无排版文字预览,完整格式请下载
下载前请仔细阅读上面文字预览以及下方图片预览。图片预览是什么样的,下载的文档就是什么样的。